


ESI



1. ES

Charakterisierung: ES $\hat{=}$ Teil eines größeren Systems mit Software auf einem μC , dessen primäre Aufgabe nicht rechenorientiert ist. Er dient zur Erzeugung physikalischer Stellgrößen im Umfeld des Anwenders. Sie werden für spezielle Anwendungsfälle gebaut und es kann dabei personalisierte Hardware zum Einsatz kommen

- kann ein Echtzeitsystem sein

ASIC Application Specific Integrated Circuit

SoC System on Chip

Anforderungen an ein ES:

- geringe Größe / Gewicht / Kosten / Leistungsaufnahme / Wärmeentwicklung } Mobilität
- umfangreiche Funktionalität } Komfort
- hohe Performance (evtl. Real-Time)
- ansprechendes Design
- einfache / intuitive Bedienung
- Robustheit gegen Umwelt / Umfeld
- kurze Time-To-Market

Bedeutung von ES: heute nahezu überall vertreten (IoT)

Gefahr besteht im Versagen von Echtzeitschranken (falls welche) Hardware & Software muss dabei gut aufeinander abgestimmt sein \Rightarrow Sicherheit!

Transformierbare ES



-h264

Interaktive ES

Interaktion direkt mit dem User



Reaktive ES

Echtzeitanforderung
Harte / weiche Zeitschranken

x86 Linux Komplexe Aufgabe	Spielkonsolen	Eigenentwickelte CPUs ARM Android	Modem / Digital- analog MC + Eigenentwick- elte HW meist kein OS	Tastatur, Waschmaschine MC + DSP kein OS, Assemblen
			Spezielle Aufgabe	

Entwurf: HW/SW Partitionierung & braucht Rechengestützte Entwurfsmethoden & automatisierte Exploration des Entwurfsraums (EDA)

- soll günstig & schnell sein
- für Co-Design gibt es wenige Tools
- Entwickler legt HW/SW Teile selber fest und entwickelt danach beides mit getrennten, verschiedenen Tools

Trade-offs: Testbarkeit / Geschwindigkeit / TDP / Temperatur / Chipkosten / Chip-Größe / Chip-Yield / Verpackungskosten / Zuverlässigkeit / Anzahl I/O Pins

1. Analyse der Requirements & Randbedingungen

2. Spezifikation

3. HW/SW Partitionierung

4. HW & SW Beschreibung & Entwicklung

5. HW & SW Co-Simulation

6. IC & Bewertung nach Test

Zur Vermeidung einer Iteration eignet sich der Überentwurf

Eierlegende Wollmilch-Sau:

Tool mit: möglichst frühe Kostenabschätzung

Simulation für HW/SW-Partitionierung

Formale Verifikation möglich

Kontrolle über Echtzeitanforderungen

Modellierung der physikalischen Systemumgebung

Große Bibliothek für Standardkomponenten

Was es gibt: SW → HW (HLS) C to Silicon


Erkennung von Hotspots, die effizienter in HW gebaut werden können

ESI


Hohe Komplexität der ES wird durch Hierarchie und Abstraktion bewältigt

Abstraktionsebenen:

2. ENTWURF



Y Diagramm



Mit den Ebenen abstrahiert sich auch die Sicht auf Zeit/Daten/Test.

	Zeit	Daten	Test
System	Kausalität	abstrakte Daten	globale Teststrategie
Architektur	abstrakter Takt	" , nat. Zahlen	funktionaler Test
RTL	Taktzyklen	Bitvektoren	Testmethoden für Module
Logik	kontinuierlich, Zero Delay	Bits	strukturobient / Haft-Kurzschlussfehler
Elektrisch	kontinuierlich	kontinuierlich	Messen analoger Ströme
Physikalisch	Reglezeit kontinuierlich	Elektronen	Materialtest

Spezifikation / Requirement um fasst, was das System können muss (prosa-Text, hoffentlich eindeutig)

- wie viele Schnittstellen hat das System?
- Kosten / Fläche / Geschwindigkeit / ...

Implementierung: Umsetzung der Requirements in HW/SW

Umsetzung: Entwurf / Konstruktion des Systems (Synthese automatisch)

Rückgewinnung: Abstraktion der Synthesergebnisse

Vergleich dieser beiden \Rightarrow Validierung / Simulation / Verifikation

Test: Überprüfung auf Fertigungsfehlerfreiheit

Top-Down Entwurf: komplexes Verhalten, abstrakt wird abgearbeitet durch Aufteilung in (bald atomare) konkrete, strukturreiche, einfache Verhalten

Entwurf mit Werkzeugen:

Verhaltensspezifikation \rightarrow HLS \rightarrow RTL \rightarrow Logik Synthese \rightarrow
 Gatter Beschreibung \rightarrow Layout Synthese \rightarrow
 Geometriebeschreibung \rightarrow Fertigung \rightarrow Chip

+ kürzere Entwurfszeit

+ Exploration & Optimierung ~~effizient~~

+ komplexe Entwürfe vereinfacht

+ Flexibilität

+ wenig Fehler

ESI

3. VHDL

HW-Beschreibungssprache VHDL für konfigurierbare HW

Was es kann: - Strukturierte Prozedurkonstrukte

- Datentypen: Char, String, Real, Int, Physics, Bezeichnen

- Prozeduraufrufe

- Variablen mit Scopus

- Parallelität und Nebenläufigkeit

- Zeit

- Schnittstellen / Entities

- Struct / Process / Behavioral / Dataflow

- Simulation & Synthese

- Operatoren

- If/then/else und case für Verzweigungen

- Loop

- Funktionen / Prozeduren

- Generics (auch am Port einer Entity)

- Packages & Libraries

Prozesse besitzen eine Sensitivitätsliste, die sie aktiviert.

Top-Down oder Bottom-Up durch struct ermöglicht

Prozesse in sich sind sequentiell: Schaltung real in Stufen aufgeteilt, mehrere Prozesse sind selbständige Schaltungen, daher parallel.

Zeitverhalten per Ereignisliste, sie verzeichnet, wann ein Signal seinen Wert ändert (1→1 möglich) und eventuell damit verbundene Prozesse angestoßen werden.

TRANSPORT: copy des Signals um n ns verschoben

INERTIAL: alle stabilen Signale länger als n ns werden um n ns verschoben.

REJECT: alle " " " " " " " " " " " " " " " "

Simulation ist eventbasiert 1 Elaboration: Aufbau der Schaltung

Signale, Konstanten

2. Initialisation: Variablen setzen, alle Prozesse starten
 3. Ausführung: Delta-Zyklus bis zu einem stabilen Zustand.
 - 3.1. Prozess evaluierung bis END oder WAIT
 - 3.2. Signale zuweisen, Prozesse anschmeißen (Delta Zyklus)
 4. Loop 3., 3.1, 3.2 und erhöhe Simulationszeit bis zum nächsten Eintrag in den Ereignisliste
- Testbench für Signalsetzung und Überwachung

4. SYNTHESE

Verhaltensspezifikation \rightarrow RTL

Kausal \rightarrow Takt Abstrakte Daten \rightarrow Bits

High-Level-Synthese: schnell, günstig, einfach, wenn gut erforscht, dann fehlerfrei, optimiert

Optimierungen: 1. Konstanten propagieren, mehrfach berechnete Ausdrücke werden nur ein mal berechnet und dann öfter wiederverwendet.

2. Inline-Expansion: Funktionsaufrufe werden durch ihren Rumpf ersetzt

3. Schleifeninvarianten herausziehen

Zwischenformate: 1. Petri-Netze: Kontrollfluss explizit, egal wie komplex, Datenfluss bleibt abstrakt (höchstens als Datentransport durch die Knoten), geeignet für Simulation, Darstellungen, Beweise für Erreichbarkeit u.Ä.

2. Datenflussgraph: Knoten $\hat{=}$ Rechenoperationen

Kanten $\hat{=}$ Datentransport

3. Flussgraph: Operatorenknoten mit Operation und Steueranweisung

Variablenknoten mit Name der Variablen

Datenflusskante verbindet einen Variablen-

ESI

Knöten mit einem Steuerflussknöten ^{Operator}
Steuerflusskante verbindet zwei ~~Steuerflussknöten~~

3. RTL-Struktur: Schema, wie welche HW Bausteine
letzten Endes ~~plaziert~~ verbunden sind und wie welche
Daten fließen.

Datenfluss explizit ausgedrückt, Kontrollfluss deutlich, relativ
anschaulich, formal schwer darzustellen, Nebenläufigkeit,
Zeitverhalten und Pipelining nicht ausdrückbar.

Scheduling & Allokation \leftrightarrow Syntheseresultat: Datenpfad & Steuerpfad

Ziel: Erzeugen einer Netzliste auf RTL

~~Netzliste~~

Scheduling: Den Operationen werden unter Berücksich-
tigung ihrer Datenabhängigkeiten eine Reihenfolge zuge-
ordnet.

Allokation: Erzeugung der nötigen Rechen-einheiten, um
das Schedule umsetzen zu können.


Bindung: Variablen & Operationen an die ~~allokierten~~
Bausteine binden. Dies wirkt auf die Größe der Multi-
plexer am Eingang der Bausteine.

Finde möglichst kleine und schnelle Schaltung. Problem:
Allokation und Schedule wirken aufeinander, für ein
gegebenes Schedule ist die Allokation ablesbar. Umgekehrt:
Für eine gegebene Allokation kann ein Schedule unmöglich
werden. Exakte Lösung NP-HART "

Verfahren statisch (da HW): konstruktiv oder iterativ

1. ASAP: exakt lösbar in poly-Zeit

mit Ressourcenbeschränkung: erzeuge Halbordnung:





Problem: 1 blockiert ALU und ist unkritisch =

2. ALAP

3. List Scheduling: Erzeuge Prioritäten für Operationen abhängig von ihrer Pfadlänge im DFG: $\{2,3\} < \{4,5\} < \{1,6\}$

4. Force-directed Scheduling: Maß für Auslastung von HW-Bausteinen. Konstruktiver Algorithmus, entscheidet Allokation & Schedule gleichzeitig

Erzeuge Wahrscheinlichkeiten aus ALAP / ASAP Schedule:



Distribution-Graph:

Zahl die angibt wie sehr eine HW-Komponente in einem Kontrollschritt ausgelastet ist.

DG_{mul}(0) = 2,83

DG_{alu}(0) = 0,3

DG_{mul}(1) = 2,33

DG_{alu}(1) = 1

DG_{mul}(2) = 0,83

DG_{alu}(2) = 2

DG_{mul}(3) = 0

DG_{alu}(3) = 1,6

Berechne für alle möglichen festlegenden Zuweisungen

die Total-Force. Sie zieht mit in Betracht, wie Kräfte wirken wenn implizit dadurch Entscheidungen für die Vorgänger- und Nachfolgeoperationen gefällt werden. Die niedrigste Total-Force führt zur Bindung einer Operation an einen Kontrollschritt und auch eventuell zur Allokation dafür notwendiger HW-Bausteine → Force-Directed Listscheduling (wähle größte Kräfte)

Berücksichtigung von Bussen, diese beschränken die maximale Anzahl an parallelen Zuweisungen in einem Kontrollschritt (Transfer DG)

Registerminimierung durch Reduzierung von Variablenlebensdauern

Storage-DG(i) = $\frac{AVGLife-Overlap}{1MaxLife-Overlap}$

Zeitbedingungen berücksichtigen: Wann kommt (wie viel) Input? Wann darf geschrieben werden?

Pipelining von Schleifenrumpfen

Zusätzliche Allokationsinformationen: Flächenabschätzungen für Recheneinheiten

Verkettete Operationen in einem Kontrollschritt

Registerallokation: Greedy Ansatz nicht gut, besser:

Erstelle Verträglichkeitsgraph: Kante zwischen 2 Knoten (Variablen) $\hat{=}$ können das selbe Register zeitlich teilen \rightarrow erzeuge Cliquen

Alternative: Konfliktgraph + Färbung // NP-Vollständig x.x

Intervallgraphen lassen sich in linearer Zeit färben

Nun müssen Multiplexer vor die Recheneinheiten geschaltet werden. Sie erhalten Steuersignale von einem Steuerwerk (Zustandsautomat)

\uparrow Path-based-Scheduling: Fasse möglichst viele Knoten des Kontrollflussgraphen zusammen

Neuer Zustand \Leftrightarrow Schleifenbeginn v. mehrfache Nutzung einer Komponente v. mehrfache Datenzuweisung an eine Komponente:

Ziel: Finde cut-Intervall (das erzeugt dann 2 Zustände) für alle möglichen Pfade

⊕ Gute Ergebnisse bei Kontrollflüssen-Problemen

⊖ keine Beachtung gegenüber Bussen, Registern, Schnittstellen, Schleifenaufrufen, Pipelining, Instruktionsumordnung

Logik-Synthese

Zustandsminimierung \Leftrightarrow Zwei Zustände S_1, S_2 sind äquivalent, wenn für alle möglichen Eingaben für S_1 und S_2 die

gleichen Ausgaben erzeugt werden und die Folgezustände äquivalent sind

Bei - in der Ausgabe kann - so gesetzt werden, dass Zustände kompatibel werden

Finde maximale Kompatibilitätsklasse und fasse kompatible Zustände gemäß dem zusammen

Zustandskodierung in HW: binär $\# \text{bits} = \lceil \log_2 \# \text{Zustände} \rceil$


$\# \text{möglicher Kodierungen} = \binom{2^{\# \text{bits}}}{\# \text{Zustände}} \approx O(n!)$

Umgesetzt: Addierer

Grey-Code: Immer maximal 1 bit ändert sich $r = \lceil \log_2(n) \rceil$

1-hot encoding: Immer 1 bit aktiv für jeden Zustand $r = n$

LFSR: Linear Feedback Shift Register



kann $2^n - 1$ Zustände mit n bit kodieren. 0 mit extra Aufwand möglich

Logikminimierung

→ abhängig von Zieltechnologie (PAL, PLA, ROM, ...)

Minimierung kann sein: Reduzieren der # Transistoren, Fläche, ~~Standardzellen~~, Verdrahtungsfläche, Blockzahl (FPGA) ...

Verfahren (Espresso) EXPAND, REDUCE, ESSENTIAL, IRREDUNDANT

Optimierung mehrstufiger Logik kann sein: kleinere Fläche bei Einhaltung der Zeitbedingungen (oder umgekehrt)

Transformationen sind: Elimination zerstöre Knoten (wenn zu selten gebraucht)
 $r = a + b$ $p = r + c \Rightarrow p = a + b + c$

Dekomposition wenn Ausdruck zu groß

Extraktion erzeuge Knoten für gemeinsamer Unterausdrucke

Substitution: Verwendung vorhandener Teile

Vereinfachung bei Redundanz

Frequenzoptimierung: Upsizing: größere Transistoren

Load isolation: Buffer / Treiber einfügen

Load splitting: Gatter verdoppeln und Output verteilen

t_{exp} Fläche wächst!

6. Zieltechnologien

Meet-in-the-Middle: Synthesen erzeugt Gatterbeschreibung, diese stammen aus Zellbibliotheken:

Transistoren fertigkeiten: pMos / nMos \Rightarrow CMOS (FET) } Silizium
III / ECL / TTL (bipolar)

BFL / SDFL / DCFL (FET) } Gallium-Arsenid


CMOS in der Digitaltechnik: schalte VDD oder GND durch je nach Eingangsbelegungen. Außerhalb der Umschaltzyklen besteht keine (Widerstandslose) Verbindung zwischen VDD & GND

\Rightarrow keine (kaum) statische Verlustleistung

n-Dotierung: Phosphor-Fremdatom im Siliziumgitter

p-Dotierung: Aluminium-Fremdatom im Siliziumgitter

n-Kanal-Transistor



Layout: Genaue Zeichnung der physischen, analogen Komponenten

Probleme: viel Wissen über Größe von Teilen, Abstände, Möglichkeiten

&&& notwendig um Yield zu maximieren und Kosten zu senken

Layouts sind Herstellerspezifisch ... \rightarrow Abstraktionsebene gesucht!

Vollkundenentwurf: alles individuell & vom Kunden gebastelt:

hoch spezifisch, schwemeteuer. Er darf sich aus Bibliotheken

bedienen \Rightarrow schneller, weniger Fehleranfälligkeit, automatisiert,

Anpassung an neue Technologien einfach, dafür aber wenig

für eine Anwendung optimiert

Makro-/Standardzellen / Gate Array / Sea of Gate sparen viel

Arbeitsaufwand durch Vorfertigung der Layouts, Verkabelung not-

wendig

Standardzellen $\hat{=}$ Teilschaltung, die vom Kunden platziert werden kann (~~AND~~ NAND, AND, XOR, VA, HA, Vergleicher, DFF, Tristate) mit standardisierten VDD und GND Anschlüssen für Back-to-Back oder dual-entry Verdrahtung. Doppelzelle möglich. Oft höher optimiert als von Hand. Über diese Zellen ist viel bekannt: Logisches Verhalten (Funktion), Größe, Anschlüsse, temporales Verhalten, elektrisches Verhalten, Layout, Simulationsmodelle

Makrozellen $\hat{=}$ Standardzelle ohne feste Abmessung, dadurch beliebig komplex (ALU, PLA, ROM, CPU...)

unterbricht die regelmäßige VDD, GND Leitungsstruktur. Dafür gibt es feed-through. Gemeinsame Optimierung gegen Platzverschwendung

Gate-Array $\hat{=}$ Vorgefertigte Transistoren auf einem Chip, die der Kunde dann verdrahten kann. Strukturen: einfache Streifen, doppelte Streifen, Inseln

Sea-of-Gates $\hat{=}$ Gate-Array ohne Verdrahtungskanäle. Man nutzt ungenutzte Transistoren als Leiter

Gate-Array vs - Standardzelle

- feste Chipfläche + variabel
- feste Komplexität + variabel
- feste Verdrahtungskanäle + variabel
- + 4 Prozessschritte - 9-11 Prozessschritte
- + schnelle Verfügbarkeit von Mustern + geringe Kosten bei hoher Stückzahl

Speicher: Horizontal: Word-Lines

Vertikal: Bit-Lines

ROM: Matrix aus fest verbauten und fest verdrahteten

NMOS Transistoren, die eine schwache 1 stark auf 0 ziehen

Haben zwar an jeder Kreuzung einen Nmos T., der muss aber nicht verdrahtet sein (\rightarrow wie SoG, hohe Integrationsdichte)

PROM, wie ROM, allerdings können 1en geschrieben werden, indem die Verbindungen zu den Nmos T. durchgebrannt werden.

(E)EPROM / Flash - Speicher

Floating Gate auf dem Kanal unter dem herkömmlichen Gate (floating $\hat{=}$ elektrisch isoliert).

Diese Spannung im Floating Gate kann ~~die~~ ^{die} Threshold-Voltage des Transistors verschieben, sodass die Gatespannung nicht mehr für einen normalen Betrieb ausreicht. UV-Licht (EPROM) oder eine echt hohe Spannung ($18\text{ V}+$) ^(EEPROM) kann das wieder rückgängig machen.


SRAM: Flipflops + kein Auffrischen + schnell - Stromverbrauch - Platz

DRAM: Kapazität und NMOS + sehr klein - muss aufgefrischt werden

Eine Zelle hängt an zwei Bitleitungen, davon gibt es doppelt so viele. Alle Leitungen werden aufgeladen beim Lesen, damit der minimale Strom, der eventuell aus einer Kapazität fließt (oder in sie verschwindet) eine Referenz hat.

Ein Leseverstärker (Doppelinverter) kann diese Differenz amplifizieren, wovon sie dann auch gelesen wird

$$\text{PLD} = \{ \text{PAL}, \text{PLA} \}$$



FPGAs: + kurze Entwurfszeiten + anwenderkonfigurierbar +

Standardprodukt + hohe Komplexität + flexible Struktur

+ gute Entwurfssoftware

Kriterien bei der Wahl einer Zieltechnologie:

Entwurfs- und Fertigungszeiten

Fertigungsaufwand

Kosten vs. Stückzahl

Chipkomplexität (Gatter, I/O)

Taktrate

Leistungsanforderung / Energieverbrauch

Benötigte Flexibilität und Anpassbarkeit

Zuverlässigkeit

Verfügbarkeit

...

7 Layoutsynthese

Platzierung der Komponenten auf dem Chip NP-Vollständig

Verfahren: Mead & Conway \rightarrow Top-Down durch die

Hierarchie der Blöcke mit Heuristiken: wenige Überschneidungen, \emptyset kurze Leitungen, kürzeste längste Leitung

Flügel-Wire: Kabel \rightarrow Gummibänder mit Kräften, problematische Bänder erhalten große Kraft

Fiduccia-Mattheyses \rightarrow Divide & Conquer: Chip halbieren und Komponenten der Größe nach balanciert aufteilen

Wünsche: möglichst wenige Leitungen zwischen den Hälften

Random: schnell & schlecht, allerdings gute Startlösung

Force-directed: Random \rightarrow verschiebe einen Block ins Zentrum
davor, mit denen er verbunden ist \rightarrow Austausch bei
Kollision \rightarrow markiere als unverschiebbar \rightarrow alle
markiert? loop

Simulated Annealing: benötigt Bewertungsfunktion

Verdrahtung: Impliziert Abstand der einzelnen Komponenten zueinander \rightarrow Chipgröße. Große Module bieten Feed-through
Eigene Ebenen für Taktnetz, VDD, GND, Busse } Entflechten
möglich bei großer Anzahl an Metallebenen

Simple-Router nutzt ~~den~~ Labyrinth-Algorithmus. Naiv, schnell, automatisch

Hierarchischer-Router \rightarrow Divide & Conquer: unterteile Chip und erzeuge an den Grenzen Kanäle, die mit einer Kostenfunktion an Leitungen vergeben werden, wenn sie da durch müssen / die ~~Kanäle~~^{Grenze} schneiden. Klein-ganug \rightarrow nutze anderen, Greedy, Algo

Pathfinder: Iterativ: zuerst ignoriere Kollisionen und gebe jeder Leitung den kürzesten Kanal. Überbelegte Kanäle werden pro Iteration teurer, die mit der Priorität einer Leitung verglichen wird. (Dieser kann für Timing angepasst werden)

Chipherstellung: Wafer = Einkristall aus Silizium, wird in $25\text{mm} - 1\text{mm}$ dicke scheiben geschnitten

Silizium p-dotiert bei der Herstellung

1. Freilegen der zu dotierenden Flächen und Diffusionsleiterbahnen durch ätzen der Isolationsschicht an den nicht geschützten Stellen

2. Freilegen des Kanals des Verarmungstransistors

3. Aufbringen des Gateoxids (echt kurz)

4. Aufbringen von Poly-Silizium

5. n⁺ dotieren an Drain & Source

6. SiO₂ aufbringen, Kontaktflächen freilegen und Al₂

aufdampfen

7. Oxid aufdampfen und Kontaktlöcher für die oberen Metallebenenätzen

Multilayer herstellung (Metallebenen)

erstelle Ebenen (doppelseitige) separat, presse sie aufeinander

8. FPGAs

Vorteile programmierbarer Logik + Vorteile Gate Arrays

+ kurze Entwurfszeiten

+ hohe Komplexität

+ anwenderprogrammierbar

+ flexibel

+ Standardprodukt

+ gute Software für Entwurf

→ FPGA ✓


Look-Up-table (LUT) realisiert Funktionen. Heute gängig mit 6 Eingängen

Mehrere davon, von Registern gefolgt, bilden einen Configurable Logic Block (CLB)

Mehrere CLBs bilden einen Slice

Homogene Struktur von CLBs und Programmable Switch Matrices (PSMs)

PSM: Kreuzende Schaltleitungen können mit einem Konfigurationsbit leitend gemacht werden (auch ganze Busse)



In-Transistor

Logikebene, realisiert durch die LUTs und PSMs

Konfigurationsebene, liegt auf der Logikebene, bestimmt

diese aber in ihrer Funktion

Die Konfiguration muss bei Inbetriebnahme neu eingelesen werden (Durch Benutzer oder aus EEPROM/SRAM)

LUTs können auch Shift-Register realisieren

Dedizierte DSP-Blöcke für Multiplikationen o.Ä.

MAC / Akkumulator / ...

Speicherblöcke in LUTs (BRAM) beliebig verteilbar und konfigurierbar

Clock-Netz \neq Daten-Netz

skew: Zeit, die ~~vergeht~~ zwischen zwei (+) Events vergeht, die ~~im~~ gleichzeitig hätten eintreten sollen, aber durch Propagationsverzögerungen verzögert wurden.

Jitter: Zeit, die ein ~~im~~ kontrolliertes Signal verschoben zu seiner Spezifikation vergeht

Einsatzgebiete: Glue Logic (Protokollübersetzen ...)

Prototyping (Chip vor Herstellung testen)

Kleinserien (wenn sich Entwurf eines ASK nicht lohnt)

Vorserienprodukte (um TTM zu kürzen)

Lokales Place and Route: "~~Place and Route~~ Packen"

Lege fest, welche LUTs in welche CLB's kommen

Basiert auf Analyse der Netzliste

Nachdem kritische Komponenten untergebracht sind, fülle freie CLB's mit den restlichen LUTs auf

Ziel: einfacheres R&R, ~~schnelle~~ schnelle Clocks, wenige CLB's

MC & DSP

Programmierbar (mit Spezialisierung)

MC eher zur Steuerung von Geräten (Anzeigen, Tastateuren...)

DSP eher zur Verarbeitung von Datenströmen (Filtern, Kodieren, Dekodieren → Multimedia / Telekommunikation)

MC Komponenten: Rechenkern + SRAM + Flash + Peripherie auf einem Chip

Einsatzgebiet: Waschmaschine, Spülmaschine, Armbanduhr, Motorsteuerung, ABS, Tacho, Eisenbahnsteuerung

Peripheriebausteine: SRAM, EEPROM, ..., I/O Ports, DA/AD, PWM, I²C, SPI, UART, CAN, USB, One-Wire, Ethernet, Timer, Zähler-Zeitgeber-Einheit, Watchdog

Serial Peripheral Interconnect

1 Master, n Slaves, n Slave Select Leitungen, synchrone serielle Übertragung, hohe Datenraten (MHz-Bereich)

I²C (Inter Integrated Circuit)

Nur 2 Leitungen SCL, SDA, eher langsam (100-400 kHz)

1-Wire: Nur eine Leitung (+Masse) "DQ" für Versorgungsspannung & Daten. Einsatz zur Kommunikation zwischen Komponenten (Akkuüberwachung, Thermometer auslesen...)

U(S)ART Universal Synchronous / Asynchronous

Receiver/Transmitter: voll duplex-Übertragung, asynchron oder synchron. Datenübertragungsbefehle:

TXD, RXD Handshake: TxRDY, RxRDY

Modemsteuerung: CTS, DSR, DTR, RTS

Universal serial Bus (USB) verpolungssicher, Daten über zwei verdrehte Adern (= 4 Stück bei USB 3.0)

Da USB beliebt, liegt oft ein Hardwareblock vor, Software auch einfach

Zähler / Zeitgeber: können Events zählen (Interrupt / Clock...)
können selber Interrupts auslösen, z.B. beim Überlauf oder Erreichen eines bestimmten Zählerstandes

Einsatz: Impulsgeneratoren, Taktgeber, Zeitmessung, Referenzzeitgeber für Ereigniszähler, ...

PWM (Pulsweitenmodulation) ist ein ^{Rechteck-}Signal mit variabler Breite, "quasi-analog". Wird genutzt zum Dimmen von LEDs oder zur Lautstärkeregelung

Verwendet Timer mit einstellbarem Überlauf (Periode T) und einstellbarem Umschaltzeitpunkt (t_n)

Watchdog zählt bis zu einem Wert hoch und löst dann Reset oder Interrupt aus. Er will regelmäßig von einem Programm zurückgesetzt werden.

LED Ansteuerung: n LEDs aber nur $m < n$ Leitungen.

Daten Shiften $\boxed{Ser} \xrightarrow{m} \boxed{Par}$

Drawback: Updateraten sinkt mit steigender LED Anzahl

Zeile / Spalte Multiplexing mit Zeitmultiplexing

Charliplexing: $n \text{ bit} \rightarrow n(n-1)$ LEDs einzeln ansteuerbar mithilfe des Tri-States des μC und des Spannungsabfalls

über eine Diode

Entwicklungsumgebung:

Interpreter (oft Basic)

Compiler (C, Pascal, ...)

Assembler (prozessorspezifisch, auch cross-compiler möglich)

Simulator für μC vorhanden, zeige alle Register, ...

In-Circuit-Emulator / Debugger ersetzt zur Entwurfs-

zeit den μC , um Peripherie oder Timing-Probleme aufzuzeigen
Datenformat für die Übertragung der Anwendung in den
(EE)PROM:

Binär / Intel-Hex-Format

;
↑ ↓ ↙ ↘ ↗ ↘ ↘
04 0000 00 74 0C 24 05, 53
Start Länge Adresse 1. Byte Datenkennung Daten Prüfsumme

DSP gut für Datenverarbeitung, Pipeline, parallel arbeitende
Arithmetikeinheiten, schnelle Multiplizierer, MAC, oft
nur FP, Harvard-Architektur \Rightarrow Programmbus, Datenbus
oft zwei Datenbusse, Ybus Xbus

Anwendung zur Filterung, Frequenzanalyse ... in Smartphones,

Radar, Sonar, Messtechnik, Musikerzeugung, MP3/MP4

Encoder/Decoder, Spracherkennung, Bildverarbeitung

Compiler: C/C++ (Crosscompiler für DSP-spezifischen
Assembler

Editor / Debugger / Linker / Simulator / Evaluierer

und Analytiker, alles da!

Umsetzung von Finite^{Impuls} Response (Hochpass, Tiefpass, Bandpass)

oder rekursiven Filtern Infinite Impulse Response IIR

Hier kommt die MAC Einheit zum Tragen