


HSC

Spezifikation



Nebenbedingungen können reine SW / reine HW Lösung ausschließen
 → Bedarft an spezialisierter HW mit Fähigkeit, Code auszuführen

ASIP

Nebenbedingungen / Constraints können sein:
 Kosten, Chipfläche, Leistungsaufnahme, Time-to-Market, Echtzeit anforderungen

HW/SW Co-Design Spezifikationsprache

- z.B. Language for instruction set architectures
- + Standard Vorgehen für HW / SW zweig
- + Wiederverwendung von Komponenten
- + Leistungsfähige Werkzeuge für Übersetzung / Synthese vorhanden
- Übersetzung in andere Sprachen schwierig
- Verschiebung von Komponenten schwierig

Zielarchitekturen

- Einfacher Prozessor: Steuerwerk, Rechenwerk, Speicherwerk, E/A-Werk
- Bedingungsvektor - Flags wie Negative, Zero, overflow, ...
- Von-Neumann Architektur: gemeinsamer Speicher für Daten & Code
- Harvard - Architektur: getrennter Speicher für Code & Daten

Flynn'sche Taxonomie

SISD, MISD, SIMD, MIMD

CISC: Memory-to-memory Architektur

load/store sind eingebauete Instruktionen
 ⇒ kleinerer Code, komplexere HW

RISC: load-store Architektur

Benötigt mehr Transistoren für Speicherregister
 allerdings weniger für die Instruktionen

pc = program counter (manchmal instruction pointer)

ir = instruction register

ov = operand register

ac = accumulator

Pipeline: 5 Stufen, jede Instruktion muss jede Stufe durchlaufen

⇒ Latenz von 5 Takten

allerdings beendet dann jeden Takt eine Instruktion die Ausführung
 ⇒ erhöhter Durchsatz

Super skalare Pipelines:

dynamische Zuordnung der Befehle an mehrere Pipelines

out-of-order: Ausführungsreihenfolge \neq Befehlsreihenfolge = Reihenfolge des Gültigwerdens der Ergebnisse

nutzen zeitliche - und räumliche Parallelität

↳ steigbar durch mehr Ausführungseinheiten und hoher dynamischer Zuweisungsbandbreite

↳ steigbar durch mehr Stufen in der Pipeline oder höherer Taktfrequenz

Caches

Wortbreite (M) [bit]

Words per Line (WpL)

Line size = $WpL \cdot M$ [bit]

Assoziativität (N)

* Sets (S)

Cache-größe = $S \cdot N \cdot WpL \cdot M$ (bit)

Ein Blockrahmen enthält mehrere Informationen:

Teile der ursprünglichen Hauptspeicheradresse

Die Metadaten selber

Flags: dirty: CPU hat lokales Datum modifiziert

invalid: lokale Kopie veraltet, bzw. inkonsistent mit RAM

Schreibzugriff / Cache-Strategie

Cache-Hit

Write-Back: Änderungen werden zuerst in den Cache geschrieben, setzen vom Dirty-Bit

Schreiben in den RAM erst bei Verdrängung der dirty-Cache-teile (\Rightarrow Konsistenzprobleme bei Multi-core Systemen)

Write-Through: Schreiben in sowohl Cache, als auch RAM (\Rightarrow hohe Speicherbus-Lastung)

Cache Miss

Write-Around: Ziel ist nicht in Cache, Daten werden nur in den Hauptspeicher geschrieben

Write-Allocate: Zuerst Kopie vom Datum aus dem RAM in den Cache holen, und dann entweder Write-Back oder Write-Through anwenden

Capacity-Miss \Rightarrow Cache vergrößern

Conflict-Miss \Rightarrow Erhöhen der Assoziativität

Compulsory-Miss \Rightarrow Prefetcher, spekulatives Laden

Direct Mapped: RAM-Adresse mod Cache-Größe \Rightarrow Cache Zeile einfach, schnell, allerdings oft ineffizient, conflict misses

Vollasoziativ: Jeder RAM-Block kann überall stehen

\Rightarrow gute hit-Rate, komplexe HW, hoher Overhead beim lookup, alle Zeilen müssen geprüft werden

n-Way-associative: Speicheradresse wird auf ein Set gemapped, dort kann das Datum dann an beliebiger Stelle stehen

MP: kleiner, älterer, ausreichend starker Kern

bewährt, gut bekanntes Leistungsverhalten

energieeffizient, kein Cache, keine virtuelle Speicherverwaltung

oft mit AD / DA-Wandler, Wandler, Zähler-Zeitgeber, Erweiterungs-

buss, Interrupt-Handler, Echtzeitkanäle, ROM, RAM, EEPROM, Flash, ... PWM

Schneller Kontextwechsel durch Pointer-Operation: Register \neq RAM

oft eingesetzt bei kontrollflussdominanten Code / genutzt zur Steuerung

DSPs

bei Daten-dominantem Code & gut vorhersehbaren Sprungzielen
vorwiegend MAC-Operationen

Signalfilterung: Audio / Video / AD-Wandlung / DA-Wandlung

Spezialisiert für digitale Signalverarbeitung

oftmals hohe Parallelisierung möglich

Harvard-Architektur mit mehreren Datenbussen für parallelen
Operanden Zugriff

Hardware Multiplizierer für Gleitkommazahlen

Zero-Overhead Schleifen: spezieller Zähler bei bekannter # Iterationen

Hardware lädt Start- und Zieladresse der Schleife + Zähler

je nach Zähler (= 0?) wird entweder Programmzähler gesetzt

Adressgeneratoren => Einsparung der Adressrechnung

circular-addressing für Filter

bitreverse-Adressierung für FFT

```
LDF 0, R0 // load Floats
```

```
LDF 0, R1
```

```
RPTS N-1 // Repeat N-1 often
```

```
MPYF3 *(ARO)++, *(ARI)++, R0 // multiply
```

```
// and accumulate
```

```
ADDF3 R0, R1, R1 // last sum
```

Oft nur wenige MACs verfügbar

heterogene Datenregister

Echtzeitfähigkeit

Im Allgemeinen effizienter als Implementierung in GPP => wichtig bei
portablen Geräten

Blocked-Floating point: einzelner Exponent für Gruppe von Zahlen

Sättigungsarithmetik statt Überlauf

Programmentwicklung: häufig C, falls keine Compiler für spezielle

Konstrukte / Funktionen bereitstehen: Assembler per Hand

C Bibliotheken

GPUs

verstecken lange Speicherverweilungszeiten (> Stall) durch Ausführung
anderer Fragmente, die ablaufbereit sind

Je mehr Kontexte vorhanden sind, desto besser ist die Möglichkeit,
Latenzen zu verstecken

NoC

Router on chip

Paketorientierte Kommunikation statt Bus (Best-Effort)

Virtuelle Kanäle reduzieren Blockaden

Zeitmultiplexing vom physischen Link auf virtuelle Kanäle

Leitungsorientiert:

Guaranteed Service

Overhead für Leitungsartbau

Dann aber effiziente und garantierte Übertragung der Daten
sinnvoll bei großen Datenmengen

1/0 Kohärenz: I/O-Geräte schnüffeln in CPU Cache

volle Kohärenz: Auch die CPU schnüffelt in Geräte Cache

ASIC


- Spezialisierung der ISA für eine Klasse von Anwendungen
- " den Funktionseinheiten
- " der Speicherarchitektur
- " der Datentypen
- HW-Unterstützung von Schleifen

Soft-IP-core-Blocks: HDL

Firm: HDL & Netlisten (t evtl. Floorplanning) } keine Lautzeitver-
 technologie-spezifische Synthesinformationen } herzeuge möglich
 abgebildet auf Bibliothek

Hand: fertig synthetisiertes Layout, Maskenbeschreibung } vorhersehbar

Abstraktionsebenen



Synthesaufgaben: Allokation (Auswahl von Komponenten)
 Bindung (Zuweisung von Funktionen zu Komponenten)
 Ablaufplanung (Festlegung der Ausführungsreihenfolge)

Kürzere Entwurfszeiten

reduzierte Fehlerrate (beweisbar korrekte Ergebnisse von CAD Tools)

Exploration des Entwurfsraums

Ob die Constraints eingehalten werden (können) ist gerade zu Beginn des Design (vor Fertigung ...) wichtig und kann kostspielige Fehler anzeigen/vermeiden

Taskgraph: gerichtete Kantenmenge: Datenabhängigkeiten / Steuerabhängigkeiten

Knoten: Basisblock

Allokation: Welche HW wird zur Verfügung gestellt?

Bindung: Abbildung der Tasks auf die HW

Scheduling: Festlegung der Ausführungszeiten der Tasks in Abhängigkeit von ihrer Bindung & deren Datenabhängigkeiten

Pareto-Punkte: werden von keinem anderen Entwurfspunkt des Entwurfsraums in allen Eigenschaften unterboten

DFG: - keine explizite Ausführungsreihenfolge der Operationen

- Kommutativität & Assoziativität => verschiedene DFGs

- keine Modellierung von Kontrollstrukturen


CFG: - Mögliche parallele Ausführung nicht darstellbar

Hierarchische Sequenzgraphen

Einheiten modellieren Datenfluss

Hierarchie des Kontrollfluss

Alle Routinen beginnen mit und enden mit einem NBD-Knoten



Schätzung der Entwurfsqualität

Analyse, Simulation, Emulation, Rapid Prototyping (mit FPGAs)
 nach Implementierung: Messung
 Exaktheit, Treue & Zeitaufwand abhängig von der Granularität des Modells

Metriken & Exaktheit der Schätzung

E(D) ≙ abgeschätzte Metrik von Implementierung D
 M(D) ≙ Messung der Metrik von Implementierung D
 Exaktheit $A = 1 - \frac{|E(D) - M(D)|}{M(D)}$

Treue $F = \frac{2}{n \cdot (n-1)} \cdot \sum_{i=1}^n \sum_{j=i+1}^n |M(i,j)|$

Parallele Korrektheit von Schätzung & Messung

Hardware Perfromanz

Taktperiode T

Latenz L

Ausführungszeit $T_{ex} = L \cdot T$

Durchsatz $R = \frac{1}{T_{ex}}$ (≙ zeitliche Häufigkeit des Berechnungsergebnisses)

Tradeoff: viel HW \Rightarrow teuer, aber schnell

weniger HW \Rightarrow mehr Taktzyklen (≙ höhere Latenz) aber günstiger

Multi-cycle-operations als Trade-off "Treffer in der Mitte"

Pipelining mit P gleich langen Stufen:

$R = P / T_{ex}$

$T = 80ns$
 $L = 5$ $\Rightarrow T_{ex} = 400ns \Rightarrow R = 5 / 400ns = 0,0125$

Schätzung der Taktperiode

maximale Operationsverzögerung \Rightarrow deutliche Unterbelastung

minimiere Slack suche im Intervall [T_{min}, T_{max}] nach der schnelleren Operationen

Taktperiode mit maximaler Taktauslastung (minimaler Slack),
 Scheduling oft als Nachfolgeschritt zur Bestimmung der Gesamtausführungszeit T_{exec}.

ILP-Suche

Modellieren eines Latenzminimierungsproblems als ILP für diskrete Werte der Taktperiode zur Minimierung von T_{exec}

Taktschlag Anteil einer Taktperiode, in der eine HW Einheit nicht benutzt wird

$$\text{slack}(T, v_k) = \left(\left\lceil \frac{\text{delay}(v_k)}{T} \right\rceil - T \right) - \text{delay}(v_k)$$

$$\text{avg slack}(T) = \frac{\sum_{k=1}^{|V_T|} (\text{occ}(v_k) - \text{slack}(T, v_k))}{\sum_{k=1}^{|V_T|} \text{occ}(v_k)}$$

} mittlere Schlupf in Taktperiode T

$\text{occ}(v_k) \hat{=}$ # Operationen vom Typ v_k und

$|V_T| \hat{=}$ # unterschiedlicher Operationstypen

geringerer mittlerer Schlupf \Rightarrow geringere Ausführungszeit für eine feste Anzahl Ressourcen

$$\text{Taktauslastung } \text{util}(T) = 1 - \frac{\text{avg slack}(T)}{T}$$

Bei FPGAs ist der Kontrollpfad kritischer als der Datenpfad:
Abhilfe: Pipelining des Kontrollpfades, Einführen von control registers & state-registers

Kostenmechaniken

Siliziumfläche

* Transistoren

* Logic blocks (FPGAs)

Packaging

* Pins

Kontrolllogik

Typ, * Controller

Software-Performance

$$T_{\text{exec}} = I_c * CPI * T_{\text{clock}} = (I_c * CPI) / f$$

$I_c \hat{=}$ Instruction count

$CPI \hat{=}$ Cycles per Instruction

$T_{\text{clock}} \hat{=}$ Zeit der Taktperiode

$f \hat{=}$ Frequenz, $1/T_{\text{clock}}$

$$\text{MIPS-Rate} = I_c / (T_{\text{exec}} - 10^6) = f / (CPI - 10^6)$$

Maß für Komplexität eines Algorithmus bzw. dessen Umsetzung
Nur T_{exec} ist wirklich aussagekräftig

WCET kann nicht durch Profiling bestimmt werden

\rightarrow Programmanalyse notwendig

\rightarrow Prozessormodell notwendig

Welche Instruktionsreihenfolge führt im Worst Case zu welcher Ausführungszeit? Problem wächst exponentiell mit der Code Länge

Annahmen: WCET geschätzt \approx WCET

Kein OS (Preemption), keine Interrupts, keine Rekursion, keine Pointeroperationen, beschränkte Schleifen, ein skalares Prozessor

Aufstellen von Flussgleichungen: # Einträge in einem Knoten = # Austritte von dort

Ein Programm besteht aus N Grundblöcken
 Jeder Grundblock B_i hat eine WCET c_i und wird x_i mal durchlaufen

$$\Rightarrow WCET = \sum_{i=1}^N c_i \cdot x_i$$

c_i kann gemittelt werden, da die Instruktionen in B_i bekannt sind
 x_i herleitbar durch strukturelle Constraints und funktionale Constraints
 Anschauung am Assembly code, nicht am Sourcecode

Modellierung von Caches

Warum überhaupt Caches? 90% der Ausführungszeit stammt
 oft aus ~10% des Codes. Dies zu suchen ist sinnvoll


Jeder Grundblock B_i besteht aus n_i - 1 Blöcken, d.h. jeder $B_{i,j}$ hat
 das gleiche x_i

Jede Ausführung eines 1-Block, führt entweder zu einem Hit oder Miss

$$x_i = x_{i,j} = x_{i,j}^{Hit} + x_{i,j}^{Miss} \quad i, j = 1 \dots n_i$$

$$\Rightarrow WCET = \sum_{i=1}^N \sum_{j=1}^{n_i} (c_{i,j}^{Hit} \cdot x_{i,j}^{Hit} + c_{i,j}^{Miss} \cdot x_{i,j}^{Miss})$$

CFG



Konflikt bei 1,1 und 3,1
 1,2 und 3,2

Sonst keine, höchstens einen compulsory Miss

$$\Rightarrow \text{b.p.w. } x_{2,2}^{Miss} \leq 1$$


1,3 und 2,1 sind nicht im Konflikt, 1,3
 führt automatisch 2,1 mit in den Cache

$$\Rightarrow \text{b.p.w. } x_{1,3}^{Miss} + x_{2,1}^{Miss} \leq 1$$

1,1 und 3,1 sind im Konflikt

ILP-Beschränkungen aus Konfliktgraph ableitbar

CCG Start




für alle Paare in Konflikt

$p_{x,y} \hat{=}$ Häufigkeit des Übergangs von x nach y

Ende CCG

$$\Rightarrow x_i = x_{i,j} = p_{s,i,j} + p_{k,l,i,j} + p_{i,j,i,j} = p_{i,j,k,l} + p_{i,j,e} + p_{k,l,e}$$

Profiling: zählen, wie oft welcher Block durchlaufen wurde
 Tracing: protokollieren der Ausführungsfolge
 → erlaubt das Berechnen der Ausführungskosten von einem Programm



Maximal aufspannender Baum
 ⊗: Platzierung der Zähler

Tracing
 Witness-Menge zur Rekonstruktion der Programmausführungsreihenfolge
 Lokalisierung von Performance-Bottlenecks möglich, falls Tracing zeigt, dass oft der Kontext gewechselt werden muss
 Effiziente Methode: nur bei Basisblöcken einen Trace setzen, die Ziel einer Kontrollverzweigung sind

- Teilprobleme der HW/SW Partitionierung
1. Festlegung der Abstraktionsebene der Spezifikation
 2. Wahl der Granularität
 3. Allokation der Systemkomponenten
 4. Auswahl möglicher & realistischer Metriken & Schätzungen
 5. Entwurf einer geeigneten Zielfunktion
 6. Auswahl geeigneter Partitionierungsalgorithmen
 7. Entwurfsablauf & Designintegration

Systemebene: Hierarchische Taskgraphen (HG, DFG, Sequenzgraphen, Petri-Netze)
 Operationsebene/Strukturebene: Gatter-Beschreibung, IP Blöcke


Komplexitätsbetrachtung
 verteile n Objekte auf m Partitionen, sodass die Kosten minimal sind: NP-vollständig
 naiv: $\frac{n!}{k!} \cdot \frac{n!}{(p!)^k}$ Kombinationen, k disjunkte Teilmengen mit Größe p
 $n = \text{Anzahl Knoten}$

Beispiel für eine Kostenfunktion:

$$f(C, L, P) = k_1 \cdot h_c(C, \bar{C}) + k_2 \cdot h_l(L, \bar{L}) + k_3 \cdot h_p(P, \bar{P})$$

$k_i \hat{=}$ Gewichtung $h_x \hat{=}$ (Abweichung) von Attribut x zum Constraint Überschreitung

Klassifikation von Partitionierungsalgorithmen



konstruktive Verfahren generieren eine Lösung ("aus dem Nichts")
iterative Verfahren gehen von einer Startlösung aus und verbessern diese so lange, bis ein Abbruchkriterium erreicht wird.
heterogene Verfahren sind eine Kombination der beiden

Hierarchisches Clustering

Nutzt Nähefunktion, um Gruppierung von Objekten möglichst gewinnbringend durchzuführen

Nähefunktion oft schwer zu definieren

Doppelkanten bei Zusammenführungen entfernen, die "bessere" überlebt

Kanten von Gruppe-zu-Gruppe entfernen

Multistage-Variante

Nutzt in jeder Iteration eine andere Metrik, um beispielsweise Balance zu halten in dem Partitionenbaum

Schneiden problematisch wenn der Baum nicht ausbalanciert ist

→ Kommunikations-Engpass

Metriken:

Datenabhängigkeiten ⇒ Reduktion des Kommunikationsaufwandes über Partitionen hinweg

Sharing von Operatoren ⇒ Weniger HW nötig, Scheduler nötig

Kontrollfluss ⇒ Weniger Kontrollflussübergaben über Partitionen hinweg

Nutzt Verzweigungswahrscheinlichkeit als Nähefunktion

Bedingte Eignung für Partitionierung eines gesamten Systems

Skaliert gut bei großer Knotenanzahl

Erkennt keine globalen Extrema

Dient als Startlösung für iterative Verfahren

Reduziert die Komplexität für große Knotenmengen

Tabu-Search

Lokale Evaluierung der umliegenden Designentscheidungen
wähle lokale beste Lösung, die nicht zu einer betrachteten Lösung führt

Tabu-Liste speichert Übergänge, verhindert Zyklen & Umkehrung
Variation der Lösung konkret: Veränderung der lösungsbeschreibenden Parameter ⇒ in diesem Fall: verschieben eines Knotens in eine andere Partition. Verbot der Umkehr ⇒ Verbot, Variation der Parameter rückgängig zu machen ⇒ kurz- oder mittelfristig unmöglich eine Partition erneut zu besuchen

Kernighan-Lin Algorithmus

Anwendung bei Bipartitionen

Min-Cut Heuristik. Vertausche paarweise Knoten, die bei Vertauschung den größten Gain bringen

$$\text{Externe Kosten } c_{\text{ext}}(v_i) = \sum_{e=(v_i, v_j) \in E, v_j \in B} c(e_{ij})$$

$$\text{Interne Kosten: } c_{\text{int}}(v_i) = \sum_{e=(v_i, v_j) \in E, v_i, v_j \in A} c(e_{ij})$$

Analog für Kosten aus Partition B

$$\text{gain}(v_i) = c_{\text{ext}}(v_i) - c_{\text{int}}(v_i)$$

Bei gegenseitigem Vertauschen: $\text{gain}(v_i) + \text{gain}(v_j) - 2 \cdot c(e_{ij})$

Komplexität: $O(\# \text{Knoten}^3)$

Also läuft solange, bis alle Knoten ein mal vertauscht wurden \Rightarrow auch schlechtere Lösungen werden akzeptiert. Am Ende werden alle Vertauschungen ein mal durchgeführt, bis die beste gemessene Aufteilung erreicht ist. Dann wird terminiert.

Fiduccij-Mattheyses Algorithmus

Betrachtet nicht nur balancierte Lösungen

Arbeitet auf Hyperkanten

Bewegt sich einzelne Knoten

Komplexität $O(\# \text{Hyperkanten}) \neq O(n^3)$

Cutset: Menge der Hyperkanten, die geschnitten werden

$\text{gain}(i) = \# \text{alter Cut} - \# \text{neuer Cut}$

Ausgewählte Zelle zur Verschiebung, die nicht das Balance-Kriterium verletzt, nennt sich Basiszelle. Sie muss den gain maximieren

Kritisches Netz $\hat{=}$ Netz, das eine Zelle enthält, die bei Verschiebung den $\# \text{cut}$ ändert

\Rightarrow nur kritische Netze tragen zur Änderung des Cutsets bei

Balance-Kriterium:

$$\frac{|A|}{|A|+|B|} \approx 0,3 - 0,7$$

Alternativ: Ratio-Cut

$$\text{minimiere } R_{v_A, v_B} = \frac{\text{cut}(v_A, v_B)}{|N_A| \cdot |v_B|}$$

Gibt es mehrere Partitionierungen mit gleichem Gain $g(i)$, so liefert eine besser ausbalancierte Lösungen einen größeren Nenner \Rightarrow zu bevorzugen

1. Berechne Gain für jede Zelle
2. Finde Basiszelle mit maximalem gain
3. Markiere Basiszelle & aktualisiere gain der betroffenen kritischen Netze
4. Wenn es kein unmarkierte Zellen gibt, merke Reihenfolge und gehe zu 3.
5. Suche Sequenz der Verschiebung, die den gain maximiert. Verfähre mit Ratio-Cut. Falls gain $\leq 0 \Rightarrow$ terminiere
6. Führe Verschiebungen tatsächlich durch, hebe Markierungen auf, gehe zu 1.

Simulated Annealing

```
S := start_state (s)
T := start_temp (S)
repeat
  while not stationary_state (S, T) do
    S_new := modify_state (S)
    if rand(0, 1) <  $\frac{-\Delta C(S)}{T}$  then
      S := S_new
    end
  end
  T := update(T)
until convergence
end
```

Laufzeit von convergence, update(T) und stationary_state(S, T) abhängig
exponentiell, linear, polynomiell möglich
für $t \rightarrow +\infty$: globales Optimum findbar
generell: je länger, desto besser die Lösung
Gleichgewicht angenommen nach bestimmter Iteration oder wenn sich keine Besserung mehr ergibt

Genetische Algorithmen

Population: Menge von Lösungen
Anzahl Nachkommen, Kreuzungswahrscheinlichkeit, Mutationswahrscheinlichkeit
Prinzip: Survival of the fittest
Wähle die besten nach Qualitätsmaß aus $q(\text{Ind})$
Skalierung notwendig, damit nicht die besten die gesamte Population übernehmen

$$q_s(\text{Ind}) = \frac{c \cdot q_{\text{avg}} + q_{\text{avg}}}{q_{\text{max}} - q_{\text{avg}}} \cdot (q(\text{Ind}) - q_{\text{avg}}) + q_{\text{avg}}$$

Differenzmaß für die mittlere Qualität der Population, welches über einen Kontrollparameter c (≥ 2) beeinflusst werden kann

Selektion, Kreuzung, Mutation

Bei Mehrzieloptimierung: verringere Komplexität des Problems
Zielfunktion bildet art niedrigere Dimension ab
betrachte nur Pareto-Fronten
dominierende Punkte: Fitness = # dominierte Punkte
dominierte Punkte: Fitness = # dominierte insgesamt + Fitness der
Clustering: Fasse Pareto-Punkte entlang einer Front dominierenden Punkte zusammen

H-V-SW Partitionierung mit Greedy Algorithmen

$P = \{\{ \}, \emptyset\}$ // HW only

Repeat

$P_{\text{old}} = P$

 Foreach ($O_i \in P_{\text{old}}$)

 Try Move (P, O_i)

 End for

until ($P \neq P_{\text{old}}$)

End

} Kann nicht aus lokalem Extremum ausbrechen