


# DDS

## Digital Design Flow:



Warum binäre Logik in der Digitaltechnik? Und nicht ternär?

Zahl  $N$  kodieren, mit  $X$ -stelligem Code



$\Rightarrow$  ~~bits~~ bits:  $\lceil \ln(N) / \ln(x) \rceil \dots$

Komplexität der Wahrheitstabellen / Operatoren: quadratisch



$$\Rightarrow C = X^2$$

$\Rightarrow$  Komplexität der Schaltung:  $(\lceil \ln(N) / \ln(x) \rceil - 1) \cdot X^2$

Die Funktion hat ein Minimum in der Nähe von 2  
 => binäre Kodierung am effizientesten



Schalter, in diesem Fall NMOS-Transistoren. Sie können gut "auf 0 ziehen"  
 Sie müssen deutlich niedriger sein, als der PU-W




=> Kombinatorische Logik durch Implementierung der DNF einer Funktion mit AND / OR / INV.

Ausgänge sind definiert, wenn die Eingänge bekannt (stabil) sind.

Gegenteil: Sequentielle Logik. Dort ist ein vergangener (gespeicherter) Systemzustand ebenfalls Eingabe.

Diese Systeme brauchen: Takt / Reset / Speicher

Oft wird ein Zustandsautomat realisiert



Die Schalter müssen genau in Gegentakt sein

## CMOS

↳ PMOS & NMOS

Dotierung: N P

Ladungs- Löcher Elektronen  
träger:

Negative  $V_{GS}$  erzeugt

Typinversion im N-Bereich

Elektronen werden abgestoßen gut für logisch 0

und Löcher angezogen =>

PMOS leitet

PMOS leitet besser, wenn Source

an VDD angeschlossen ist,

kombinierbar mit Pull-Down Widerständen

Typinversion bei positiver

$V_{GS}$

Wenn  $V_{GS} > V_{TH}$

auch wenn  $V_G \leq V_D$

leiten besser, wenn Source an GND angeschlossen ist

Schlecht für logisch 1,

gut für logisch 0

Schaltungen mit Pull-Up / Pull-Down Widerständen:

Statische Leistungsaufnahme, große Widerstände, langsam

=> PMOS+NMOS = CMOS

klein, schnell, kein statischer Stromverbrauch

Transistoren sind spannungsabhängige Widerstände

Strom am Drain =  $I_{DS} = \mu \cdot C_{OX} \cdot \frac{W}{L} \cdot ((V_{GS} - V_{TH}) V_{DS} - \frac{V_{DS}^2}{2})$

Für  $V_{GS} > V_{DS} = I_{DS} = \frac{\gamma}{2} \mu \cdot C_{OX} \cdot \frac{W}{L} (V_{GS} - V_{TH})^2$


Beste / Einfachste Parameter zum Dimensionieren: W, L

PMOS sollte etwa immer doppelt so groß sein, wie

NMOS, da die Mobilität der Löcher etwa nur halb so

groß ist, wie der der Elektronen

Inverter:




Im Bereich  $V_{TH} < V_{IN} < V_{DD}$

leiten beide Transistoren

NMOS - Sättigung, wenn  $V_{ds} > V_{gs} - V_{th}$

PMOS - Sättigung, wenn  $|V_{ds}| > |V_{gs}| - |V_{th}|$


⇒ besonders steile Kennlinie



Für digitale Technik ist das in Ordnung

Geschwindigkeit eines Inverters

Im Ausgangsbereich zwischen  $V_{DD}$  und  $V_{DD} - V_{th}$  wird die Lastkapazität mit einem konstanten Strom ge-/entladen



$$\Rightarrow C \frac{dU}{dt} = -I_{ds}$$

$$\Rightarrow U(t) = 2 \cdot V_{gst} \cdot \frac{e^{-\frac{t}{\tau}}}{1 + e^{-\frac{t}{\tau}}} \quad \tau = \frac{C}{K}$$

Im Bereich  $V_{ds} = 0$  verhält sich ein Transistor wie ein Widerstand mit  $R_{on} = 1/K$

$$\Rightarrow U(t) = 2 \cdot V_{gst} \cdot \frac{e^{-\frac{t}{R_{on}C}}}{1 + e^{-\frac{t}{R_{on}C}}} \quad \left. \begin{array}{l} \Rightarrow n \text{ Widerstand} \\ = \text{Transistor (zu)} \end{array} \right\}$$

sehr ähnlich zu:

$$U(t) = U(0) e^{-\frac{t}{R_{on}C}}$$

⇒ Geschwindigkeit des Inverters hängt von der Lastkapazität & von der W/L der Transistoren ab, sowie  $\mu$

## Treiberstärke

Im Falle von großem C, bedarf es größeren Transistoren im Treibergatter

Alternative: Buffer (doppel-Inverter) mit großem W/L

Inv-2n meist ~~zwei~~ parallelgeschaltete Inv-1, Inv-4 sind  
2 Inv-2, ...

$$T_{\text{gesamt}} = \sum T_i = \alpha \cdot \frac{W(i+1) \cdot L(i+1)}{\frac{W_i}{L_i}} = \alpha \cdot W(i+1) / W_i$$

$$\Rightarrow T \prod T_i = \alpha^N \cdot \frac{W_N}{W_0}$$

Verfahren der Lagrange-Multiplikatoren

$$\Rightarrow T_i = T = \alpha \cdot K^{\frac{1}{N}}, K = \frac{W_N}{W_0}$$

$$N = \ln(K)$$

$$\Rightarrow T = \alpha \cdot e \Rightarrow \frac{W(i+1)}{W_i} = e$$

$$W_N/W_0 = 1100$$

WN = Treiberlast

$$N = \ln(1100) \approx 7$$

W0: start-Treiberstärke

$$\Rightarrow 1x, 2.7x, 7.9x, 20x, 55x, 148x, 402x$$

N = ~~\*~~ Buffer dazwischen. 1 Signal an 1100 FFs  $\Rightarrow$   
7 Buffer nötig.

## CMOS

Jede 0-Zeile wird als Serienschaltung von NMOS-Transistoren realisiert. Diese sind parallel an den Ausgang zu schließen


PMOS funktioniert analog dazu, allerdings sind die 1-Zeilen zu realisieren

Es folgt eine Reihe von Optimierungen


NAND & NOR skalieren gut mit der Anzahl ihrer Eingänge

Hoch- $\Omega$ -Zustand ( $Z$ , tri-state)


Inverter / Buffer mit enable-Signal



"Gated Inverter" ermöglicht das Kurzschließen von mehreren Gate-Ausgängen  
Alternatives Schaltbild:



MUX mit Gated-Invertern:



256: 1 MUX herkömmlich:  $\sim 6100$  Transistoren

mit Gated-Invertern und Baumstruktur von 2:1 MUX:  $\sim 1000$  T.

aber langsamer wegen höherer Stufenzahl

Dekoder / DeMux: ähnliche Vor- und Nachteile

Speicher mit Kondensator entlädt sich über die Zeit

$\Rightarrow$  Information kann nicht beliebig lange ohne Aufrischen gehalten werden (DRAM)


SRAM: 2 Inverter <sup>in Rückkopplung</sup>  $\Rightarrow$  Information so lange wie Verstärkungsspannung erhalten

$V_{out} / V_{in} = 0 \Rightarrow$  logische 0


$V_{out} / V_{in} = V_{DD} \Rightarrow$  logische 1

$V_{out} / V_{in} = \frac{V_{DD}}{2} \Rightarrow$  undefiniert


SRAM Zelle



Latch



Flip-Flop




Wichtig: niemals sollen beide Latches transparent sein!

Um sicher zu gehen, dass das erste Latch schneller schaltet, wird der Taktivertor oft im FF realisiert

Noch besser: auf für das 2. Latch!

Zur Vermeidung eines unbekannten Startzustandes nutzt man ein initiales Reset-Signal



Das NOR-Gate sorgt für eine 0 im Latch, egal, welcher Zustand zuvor eingenommen wurde, insofern Reset = 1 gilt

Da immer mindestens 1 Latch im Speicherzustand (sel=1) ist, kann immer resettet werden. Der asynchrone Reset ist stärker.

$$\text{Slack} = (\text{clk1} + \text{Delay}) - (\text{clk2} + \text{Thold}) > 0 \text{ ist gut!}$$

Für Holdzeit (nächste Seite)

## FSM

Moore vs. Mealy

Weniger Zustände, dafür kombinatorische (komplexere) Schaltung für die Ausgabe


Fall synchron: FFs als Speicherelemente

mindestens 1 asynchrones Eingangssignal (außer reset): Latches

In HDL: Hierarchie des Kontrollflusses einfach durch Reihenfolge der if-then-else Statements auszudrücken.

Im Falle von FFs bedarf es keiner: otherwise => (eigen Kante)  
Kodierung der Zustandsbits: Gray-Code

## Setup & Hold



Holdzeit: Zeit, die D2 stabil sein muss, bevor clk 2 am Latch 1 in DFF2 ankommt.

⇒ K muss mindestens so lange stabil bleiben, wie die clk von DFF1 bis DFF2 braucht.  
Notfalls durch künstliche Verzögerung in K herbeiführen.

Bei Hold-time-violation wird ein Ergebnis, das eigentlich erst im Folgetakt sichtbar sein sollte, direkt in DDF2 gespeichert. Dabei wird das zuletzt gespeicherte Ergebnis überschrieben.

Setupzeit  $\leq$  Zeitpunkt vor der aktiven Flanke, zu dem sich D2 geändert haben muss. Latch 1 in DDF2 verlässt ansonsten den transparenten Modus und kann das Ergebnis von K sonst nicht mehr speichern

$$Slack = (clk_{2(i+1)} - T_{setup}) + (clk_{1(i+1)} - T_{clk}) - \text{Delay} > 0$$

Die Logik rechnet zu lange, sie braucht zu lange, um ihr Ergebnis an DFF2 zu geben.  
⇒ Taktfrequenz mindern, was im Gegensatz zur Hold-Verletzung noch zur Laufzeit möglich ist.

Bei Hold-Zeit-Design erzeugt man eine künstliche clk 2 - Verzögerung zur clk 1, so genannte Clock-uncertainty (overconstraint)  
 $Hold-Slack > T_{unc.}$

## Kodieren

Abbildung einer Menge von Eingabebelegungen auf eine Menge von Code-Wörtern

Tastatur: 'A'  $\mapsto$  00101101

'b'  $\mapsto$  00001101 ...

Was, wenn mehrere Tasten gleichzeitig gedrückt werden?

⇒ Bedarf an Prioritätsnetzwerk, das immer nur höchstens ein aktives Signal durchlässt

Priorisierung wie folgt (beispielhaft):

$$AP_7 = A_7$$

$$AP_6 = !A_7 \& \& A_6$$

$$AP_5 = !A_7 \& \& !A_6 \& \& A_5$$

;

## Kaskadierung von Prioritätskodierern

ermöglicht durch Prio-1 und Prio-0 - Signale

Prio-0 ist die OR-Function von Prio-1 und allen Eingängen

Die Ausgänge sind nur dann aktiv, wenn Prio-1 = 0 ist.

## Volladdierer


$$\begin{aligned} \text{Cout} &= AB \vee BC_{in} \vee AC_{in} \\ &= AB \vee ((A \vee B) C_{in}) \end{aligned}$$

		A		
		0	0	1
		0	1	1
C <sub>in</sub>	/			

$$S = A \oplus B \oplus C$$

$$= ABC_{in} \vee ((A \vee B \vee C) \wedge \overline{\text{Cout}}) \quad C_{in} | \begin{array}{|c|c|c|c|} \hline 0 & 1 & 0 & 1 \\ \hline 1 & 0 & 1 & 0 \\ \hline \end{array}$$

		A		
		0	1	0
		1	0	1
C <sub>in</sub>	/			



22 Transistoren

Schieberegister können Holdzeitverletzungen hervorrufen

Werden oft genutzt für Verzögerung von Signalen, Zustandskodierung, Zählen


## Zähler

LFSR (Linear feedback shift register)

Johnson-Zähler


$2N$  Zustände

$010 \rightarrow 101$



PRBS (pseudo random bit sequence)

$2N-1$  Zustände (je nach Größe manchmal weniger)



## Scrambler

Nutzen LFSRs oder fixe Tabellen

Kann zur Kodierung genutzt werden, der Empfänger muss die korrekte Phasenlage kennen

Vorteil: Fehler werden nicht multipliziert

Nachteil: „Schlüsselaustausch“ nötig

Selbstsynchroonisierende (multiplikative) Scrambler benötigen keine Information über die Phasenlage - Zustand im LFSR darf beliebig sein


Nutzdatenfolge wirkt direkt auf das LFSR ein

Übertragungsfehler pflanzen sich fort

Bestimmte Nutzdatenfolge kann das LFSR nutzen.

# Speicher

Festwertspeicher	Schreib/Lese speicher
irreversible	reversibel
ROM	(E)EPROM
PROM	Flash



## ROM

Schottky-Dioden werden bei der Herstellung durchgebraten

⇒ 0en werden geschrieben, der Rest ist 1


## SRAM

2 Inverter Rückgekoppelt

Benötigt Leseverstärker

Lesen: 1. BL und  $\overline{BL}$  auf  $VDD$  aufladen

2. WL auf  $VDD$  setzen




Schreiben: 1. BL und  $\overline{BL}$  auf den zu schreibenden Wert aufladen

2. WL auf  $VDD$  setzen

Hierbei muss gewährleistet sein, dass BL und  $\overline{BL}$  genügend Stärke haben, um den Zustand zwischen den Invertern eventuell zu flippen.


## DRAM

### 2-Transistor DRAM




### 1 Transistor DRAM

Read/Write




### Permanentspeicher

Variante mit  
Dioden




### Schalter




100  
100  
111

Transistoren  
mit verschiedenem  
 $V_{th}$




Dies wird durch eine Ladung in einem floating-gate erzeugt. Diese verschiebt  $V_{th}$  nach oben, sodass VDD nicht reicht, um den Transistor zu schalten. Dieser würde die bit lane auf GND ziehen.



Programmierung per Fowler - Nordheim Tunneling oder channel hot carrier injection.

FNT: Hohe Spannung bringt Elektronen in das Floating Gate.  
OB SIE WOLLEN, ODER NICHT XDDb!



Flash < EEPROM  
NAND NOR  
block-wise byte-wise  
slow fast  
many cycles few cycles

## Phase-Locked-Loop (PLL)

zur Taktynchronisation

Quarz liefert Grundtakt, alle anderen synchronisieren sich per PLL daran

Leistungsminimierung zur Datenübertragung per

-shift → serial → parallelisieren

-multiplexing

Dabei muss ein Takt mitgeliefert werden, damit der Empfänger die Daten korrekt empfangen kann

⇒ Synchronisation

Serialisierer und Parallelisierer werden mit Registern (Schieberegister) realisiert



En.-Signal kann entscheiden, ob die Information des vorherigen Flip-Flops ( $en=1$ ) oder von sich selber übernommen wird ( $en=0$ )

Ähnlich für PL (Parallel load)  $PL=0 \Rightarrow$  weiter shiften

$PL=1 \Rightarrow$  Parallel load

Clock divider: realisiert mit TFFs: Jedes TFF hat  $\frac{clk}{2}$  auf Q

Flanken detektor:



Clk divider müssen beide synchronisiert sein, da sie womöglich verschiedene Startzustände einnahmen ⇒ Phasenverschiebung

Schnelles Taktsignal ist ungünstig zum Senden über eine Leitung. Diese wirkt als Tiefpass.




$$\text{Digital} \Rightarrow \sim$$

$$\text{Digital} \Rightarrow \_\_$$


Daher wird lieber die slow-clk gesendet. Auf beiden Chips befindet sich ein PLL & Multiplizierer.

PLL:



$\Rightarrow$  Phasenregelschleife

Phasendetektor:




Ringoszillator

ungerade Anzahl von Invertern, rückgekoppelt


$$F = 2 * \text{Inv} * \text{Delay (inv)}$$

Inverter werden einstellbar gemacht: 2 weitere Transistoren:



Die zusätzlichen Transistoren dienen als einstellbare Widerstände

Oszillator mit weniger Jitter:  
LC Oszillator



Ladungspumpe

